高速数字电路的电源分配网络（PDN）设计

封面

版权信息

内容简介

前言

第1章 高速数字电路的PDN

1.1 PDN与SI、PI和EMI

1.2 高速数字电路的PDN拓扑结构

1.3 基于目标阻抗的PDN设计

1.4 基于功率传输的PDN设计方法

1.5 平面PDN的一维分布模型

第2章 PDN中的电阻

2.1 电阻的基本特性

2.2 高速数字电路中的电阻

第3章 PDN中的电容

3.1 电容的基本特性

3.2 电容的频率特性

3.3 电容的ESR和ESL特性

3.4 片状电容的使用

3.5 低ESL的电容

3.6 片状三端子电容

3.7 X2Y电容

3.8 可藏于PCB基板内的电容

3.9 PCB的电容

3.10 埋入式电容

3.11 IC封装的电容

第4章 PDN中的电感

4.1 电感的基本特性

4.2 电感的频率特性

4.3 电感的电感值DC电流特性

4.4 电感的选择

4.5 互感

4.6 局部电感

4.7 回路电感

4.8 PCB的电感

4.9 IC封装的电感

4.10 贴装电感

4.11 电感引起的“地弹”及其控制

4.12 同时开关噪声（SSN）

4.13 LC电路的阻抗特性

第5章 PDN中的PCB电源/地平面

5.1 PCB电源/地平面的功能和设计原则

5.2 PCB电源/地平面叠层和层序

5.3 PCB电源/地平面的叠层电容

5.4 PCB电源/地平面的中间介质的影响

5.5 PCB电源/地平面的层耦合

5.6 PCB电源/地平面的谐振

5.7 电源平面上的电源岛结构

5.8 利用EBG结构抑制PCB电源/地平面的SSN

第6章 PDN中的去耦电路

6.1 去耦电路的结构与特性

6.2 插入损耗特性

6.3 影响电容噪声抑制效果的因素

6.4 LC滤波器（去耦电路）

6.5 使用去耦电容抑制电源电压波动

6.6 使用去耦电容降低IC的电源阻抗

6.7 去耦电容的组合特性

6.8 去耦电容的容量计算

6.9 mΩ级超低目标阻抗设计

6.10 去耦电容的选择

第7章 PDN中的电压调整模块（VRM）

7.1 DC-DC开关稳压器电路

7.2 线性稳压器电源电路

7.3 模数混合系统的电源电路结构

第8章 设计实例：FPGA的PDN设计

8.1 FPGA的PDN模型

8.2 FPGA的供电要求

8.3 FPGA的PDN设计和验证

8.4 VirtexTM-5 FPGA的PDN设计实例

8.5 仿真工具

8.6 FPGA电源电路设计实例

8.7 多电源系统的监控和时序控制

参考文献