1.4.3 漏极技术

源、漏形成工艺之前，先进行源、漏区扩展的LDD工艺，如图1-10所示。这是一项减小源、漏端电场梯度的工艺，这种优化技术称为漏极技术。漏极工艺中源、漏区的LDD结构是对称的，因此就产生了如何减小因 LDD结构引起的寄生阻抗及如何控制电场的问题。为了形成LDD结构，离子注入时利用多晶硅栅的氧化物侧墙（TEOS）作为掩模。

MOS结构源、漏工艺的一个重要课题就是源、漏极浅结的形成技术。随着MOS结构的微细化，需要将源、漏结深从100nm缩小到50nm以下，因此要研究开发新的掺杂技术，如能将低能离子注入与RTP结合起来的技术、等离子掺杂技术等。