任务1.3 门电路

逻辑门电路是构成各种数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。本任务主要介绍二极管和晶体管的开关特性、基本逻辑门电路、TTL门电路、CMOS门电路、TTL门电路和CMOS门电路的使用知识及连接等内容。

1.3.1 分立元器件门电路

用以实现各种基本逻辑关系的电子电路称为门电路，它是组成其他逻辑功能电路的基础。由于分立元器件门电路的结构简单，便于阐述有关工作原理，所以它是学习集成门电路的基础。

1．二极管与门

（1）电路组成及逻辑符号

图1-20a所示为二极管与门电路图，图1-20b所示为其逻辑符号。图中A和B是输入信号，Y是输出信号，输入高、低电平分别为3V和0V，二极管正向导通时电压降为0.7V。

（2）工作原理

1）当A=B=0V时，二极管VD₁和VD₂都导通，输出Y=0.7V，为低电平。

2）当A=0V、B=3V时，二极管VD₁优先导通，输出Y=0.7V，为低电平，此时VD₂截止。

3）当A=3V、B=0V时，二极管VD₂优先导通，输出Y=0.7V，为低电平，此时VD₁截止。

4）当A=B=3V时，二极管VD₁和VD₂都导通，输出Y=3.7V，为高电平。

（3）输入与输出电压关系及真值表

把上述分析结果归纳起来，很容易得出与门输入与输出电压关系，见表1-15。如果采用正逻辑（1表示高电平，0表示低电平），则可以列出与门的真值表（见表1-16）。由与门真值表可知，与门的逻辑表达式为Y=A·B。

在图1-20a电路基础上，增加一个输入端和一个二极管，就可变成三输入端与门。按此办法可构成更多输入端的与门。

2．二极管或门

（1）电路组成及逻辑符号

图1-21a所示为二极管或门电路，图1-21b所示为其逻辑符号。图中A、B为输入信号，Y为输出信号，输入低电平仍然为0V，高电平为3V。二极管导通时电压降为0.7V。

（2）工作原理

由图1-21a可知，当输入A、B中有一个为高电平3V时，输出Y便为高电平2.3V；只有当A、B都为低电平0V时，输出Y才为低电平0V。由此可得二极管或门输入与输出电压关系，见表1-17，二极管或门的真值表见表1-18。由真值表可知，或门的逻辑表达式为Y=A+B。

同样，可用增加输入端和二极管的方法，构成更多输入端的或门。

3．晶体管非门

（1）电路组成

图1-22a所示为晶体管非门电路，图1-22b所示为其逻辑符号。图中A为输入信号，Y为输出信号。晶体管VT饱和导通时，U_BE=0.7V、U_CES=0.3V，当U_BE＜0.5V时，晶体管截止，I_C=0A。

（2）工作原理

1）当A=0V时，晶体管的发射结电压小于死区电压，满足截止条件，所以晶体管截止，Y=5V。

2）当A=5V时，晶体管的发射结正偏，晶体管导通，Y=0.3V≈0V。

把上述分析结果列入表1-19中，并得到表1-20所示的真值表。由此可见，输出电平正好和输入电平反相，所以是反相器。输出Y的逻辑表达式为。

1.3.2 TTL集成逻辑门电路

TTL电路是一种由双极型晶体管组成的集成电路，由于其输入级和输出级均采用了晶体管，所以又称之为晶体管-晶体管逻辑门电路。

1．TTL与非门

（1）TTL与非门的基本结构

三输入TTL与非门电路如图1-23a所示，逻辑符号如图1-23b所示。它由输入级、中间级和输出级3部分组成。

1）输入级。由多发射极晶体管VT₁及电阻R_b1组成。VT₁的3个发射极与基极形成的3个发射结可等效为3只二极管，起与门的作用，故VT₁用以实现与逻辑功能。用多发射极晶体管代替二极管作与门，有利于提高门电路的工作速度。

2）中间级。由VT₂、R_c2、R_e2组成。VT₂集电极和发射极输出两个逻辑电平相反的信号，分别用以驱动VT₃和VT₄。

3）输出级。由VT₃、VT₄及VD、R_c4组成。VT₃、VT₄构成推拉式结构的输出级，两晶体管在不同输入信号作用下轮流导通，输出高低电平。

（2）工作原理

设输入u_I的高电平U_IH=3.6V，低电平U_IL=0.3V，晶体管的正向电压降为0.7V。

1）当输入A、B、C中有一个或多个为低电平（U_IL=0.3V）时，VT₁的发射结正向导通，VT₁的基极电压u_b1=1V，使VT₂和VT₄截止。这时，VT₂的集电极电压u_c2≈V_CC=5V，为高电平，使VT₃和二极管VD导通，输出u_O为高电平U_OH，其值为u_O=3.6V。

2）当输入A、B、C都为高电平（U_IH=3.6V）时，电源V_CC通过R_b1和VT₁集电结向VT₂和VT₄提供基极电流，使VT₂和VT₄饱和，输出u_O为低电平U_OL，其值为u_O≈0.3V。

可见，电路实现了反相器的逻辑功能：输入高电平，输出为低电平；输入低电平，输出为高电平。其输出与输入间具有与非逻辑关系，输出逻辑表达式为。

（3）TTL与非门的电压传输特性及主要参数

1）电压传输特性曲线。电压传输特性曲线是指输出电压与输入电压之间的对应关系曲线，即u_O=f（u_I），它反映了电路的静态特性。TTL与非门电压传输特性的测试方法如图1-24所示，其电压传输特性如图1-25所示。

TTL与非门的电压传输特性曲线可分为4段：AB段（截止区）、BC段（线性区）、CD段（过渡区）、DE段（饱和区）。

AB段：此时输入电压u_I很低（＜0.6V），VT₁的发射结正向偏置。其基极电压u_b1＜1.3V，VT₂和VT₃截止，VT₂集电极电压u_c2为高电平，使VT₄、VD导通，输出u_O为高电平，U_OH≈3.6V。这时与非门工作在截止区。

BC段：当输入电压u_I增加，使VT₂导通，但VT₃仍处于截止状态时，由于VT₂的放大作用，使得u_I↑→u_b2↑→i_c2↑→u_c2↓，u_O将线性下降。故BC段称为线性区。

CD段：当u_I继续增加，VT₂和VT₃同时导通，由于VT₂和VT₃的放大作用，使得u_O迅速下降。这时与非门工作在转折区，又称过渡区。

DE段：由于u_I继续增加，使得VT₂和VT₃均饱和、VT₄截止，电路输出低电平。这时与非门工作在饱和区。

2）几个重要参数。从TTL与非门的电压传输特性曲线上，可以定义几个重要的电路指标：

输出高电平U_OH：U_OH的理论值为3.6V，产品规定输出高电压的最小值U_OH（min）=2.4V，即大于2.4V的输出电压就可称为输出高电压U_OH。

输出低电平U_OL：U_OL的理论值为0.3V，产品规定输出低电压的最大值U_OL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压U_OL。

由上述规定可以看出，TTL与非门电路的输出高低电压都不是一个固定值，而是一个电压范围。

关门电平U_OFF：U_OFF就是保证输出为额定高电平时所允许输入低电平的最大值，一般要求U_OFF≥0.8V。

开门电平U_ON：它是保证输出为额定低电平时所允许输入高电平的最小值，一般要求U_ON≤1.8V。

阈值电压U_TH：它是指电压传输特性曲线上转折区中点所对应的输入电压值，也即是决定输出高、低电压的分界线。U_TH的值为1.3～1.4V。

噪声容限：又称抗干扰能力，它是反映门电路抗干扰能力强弱的参数，即门电路在多大的干扰电压下仍能正常工作。

扇出系数N₀：它是指与非门正常工作时能驱动的同类门的个数。对于典型电路，N₀≥8。

2．其他功能的TTL门电路

TTL集成逻辑门电路除与非门外，常用的还有集电极开路与非门、或非门、与或非门、三态门和异或门等，它们的逻辑功能虽各不相同，但都是在与非门的基础上发展而来的。因此，前面讨论的TTL与非门的特性对这些门电路同样适用。

（1）集电极开路与非门（OC门）

1）OC门的电路结构及工作原理。在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。如果将G₁、G₂两个TTL与非门的输出直接连接起来，如图1-26所示，当G₁输出为高、G₂输出为低时，从G₁的电源V_CC通过G₁的VT₄、VD到G₂的VT₃，形成一个低阻通路，产生很大的电流，输出既不是高电平也不是低电平，逻辑功能将被破坏，还可能烧毁器件。所以普通的TTL门电路是不能进行线与的。

为满足实际应用中实现线与的要求，专门生产了一种可以进行线与的门电路——集电极开路与非门（OC门），其电路结构及逻辑符号如图1-27所示。

OC门电路工作时，需要在输出级开路的集电极和电源之间加负载电阻，该负载电阻称为上拉电阻R_P。只要R_P的阻值选择得当，就能做到既保证输出高、低电平符合要求，又能做到输出级晶体管不过载。

电路工作原理如下：当输入A、B都为高电平时，VT₂和VT₃饱和导通，输出低电平；当输入A、B中有低电平时，VT₂和VT₃截止，输出高电平。因此，OC门具有与非功能。其逻辑表达式为

2）OC门的应用。OC门开关速度较低，但逻辑功能灵活，应用广泛。

① 实现线与。两个OC门实现线与时的电路如图1-28所示。

此时输出Y的逻辑表达式为

注意：图1-28所示电路必须外接集电极负载电阻，只有这样，才能实现与非门的逻辑功能。

② 实现电平转换。当数字系统的接口部分（与外部设备相连接的地方）需要有电平转换时，常用OC门来完成。图1-29所示为上拉电阻接到10V电源上，这样在OC门输入普通的TTL电平时，输出高电平就可以变为10V。

③ 用作驱动器。可用OC门来驱动发光二极管、指示灯、继电器和脉冲变压器等。图1-30所示为用OC门驱动发光二极管的电路，该电路只有在输入都为高电平时，输出才为低电平，发光二极管导通发光；否则，输出高电平，发光二极管熄灭。

（2）三态输出门（TS门）

TS门是在普通门的基础上附加控制电路而构成的，是指不仅可输出高电平、低电平两个状态，而且输出还可呈高阻状态的门电路。图1-31所示为TS门的电路图及逻辑符号，逻辑符号中的“∇”表示输出为三态。

TS门的主要用途是实现总线传输。

3．TTL集成逻辑门电路

（1）CT54系列和CT74系列

CT54系列和CT74系列具有完全相同的电路结构和电气性能参数。所不同的是，CT54系列TTL集成逻辑门电路更适合在温度条件恶劣、供电电源变化大的环境中工作，常用于军品；而CT74系列TTL集成逻辑门电路则适合在常规条件下工作，常用于民品。

（2）TTL集成逻辑门电路的子系列及比较

CT54系列和CT74系列的几个子系列的主要区别表现在它们的平均传输延迟时间t_pd和平均功耗这两个参数上。下面以CT74系列为例说明其各子系列的主要区别。

1）CT74标准系列。为TTL集成逻辑门电路的早期产品，属中速TTL器件。

2）CT74H高速系列。为CT74标准系列的改进型产品，提高了工作速度和负载能力。

3）CT74L低功耗系列。电路的平均功耗很小，约为1mW/门，但平均传输延迟时间较长，约为33ns/门。

4）CT74S肖特基系列。电路中采用了抗饱和晶体管，有效地降低了晶体管的饱和深度，同时，电阻的阻值也不大，从而提高了电路的工作速度，在TTL集成逻辑门电路的各子系列中，它的工作速度是很高的，但电路的平均功耗较大，约为19mW/门。

5）CT74LS低功耗肖特基系列。电路既具有较高的工作速度，又有较低的平均功耗。

6）CT74AS先进肖特基系列。工作速度高，但平均功耗较大，约为8mW/门。

7）CT74ALS先进低功耗肖特基系列。电路的平均功耗低、工作速度高。

（3）TTL集成逻辑门电路的使用规则

1）电源电压及电源干扰的消除。CT54系列TTL集成逻辑门电路的电源电压可以在±10%的范围内变化，即应满足5×（1±10%）V；而CT74系列TTL集成逻辑电路的电源电压只能在±5%的范围内变化，即应满足5×（1±5%）V，且电源极性和地线不能接错。为了防止外来干扰通过电源串入电路，需要对电源进行滤波，通常在印制电路板的电源输入端接入10～100μF的电容进行滤波，在印制电路板上，每隔6～8个门加接一个0.01～0.1μF的电容对高频进行滤波。

2）输出端的连接。具有推拉输出结构的TTL集成逻辑门电路的输出端不允许直接并联使用。输出端不允许直接接电源V_CC或直接接地。使用时，输出电流应小于产品手册上规定的最大值。TS门的输出端可并联使用，但在同一时刻只能有一个门正常工作，其余处于高阻状态。OC门输出端可以并联使用（线与），但输出端必须外接上拉电阻R_P到电源。

3）闲置（多余）输入端的处理。TTL集成逻辑门电路在使用时，对于闲置（不用的）输入端，一般不悬空，主要是防止干扰信号从悬空输入端引入电路。闲置输入端的处理，应以不改变电路正常逻辑功能且稳定工作为原则，常用的有以下几种方法：

① 对于与非门的闲置输入端，可直接接电源或通过1～10kΩ的电阻接电源V_CC，如图1-32所示。

② 如果前级驱动能力允许，可将闲置输入端与有用端并联使用，如图1-33a所示。

③ 在外界干扰很小时，与非门的闲置输入端可以剪断或悬空，如图1-33b所示。但不允许接开路长线，以免引入外界干扰而产生逻辑错误。

④ 或非门不使用的闲置输入端应接地，或通过较小电阻（1kΩ以下）接地，如图1-34a所示。

⑤ 对于与或非门中整个不用的与门，至少应有一个输入端接地；而对于要使用的与非门，其多余输入端应接电源（高电平），方法同①，如图1-34b所示。

4）电路安装接线和焊接时的注意事项如下：

① 连线要尽可能短，最好用绞合线。

② 整体接地要好，地线要粗且短。

③ 焊接时应使用功率不大于25W的电烙铁，并使用中性焊剂，如松香酒精溶液，不可使用腐蚀性较强的焊膏。

④ 由于集成电路外引脚之间距离很近，焊接时焊点要小，避免相邻引脚短路，且焊接时间要短。

⑤ 印制电路板焊接完毕后，不得浸泡在有机溶液中清洗，只能用少量酒精擦去外引脚上的助焊剂和污垢。

1.3.3 CMOS集成逻辑门电路

MOS集成逻辑门电路是采用单极型场效应晶体管（MOS管）作为开关器件的数字集成电路。它是继TTL集成逻辑门电路之后发展起来的另一种应用广泛的数字集成电路。就逻辑功能而言，它与TTL集成逻辑门电路并无区别，但突出的优点是功耗小、抗干扰能力强，此外还具有制造工艺简单、集成度高、价格便宜等优点，因此得到了十分迅速的发展。

MOS集成逻辑门电路有PMOS、NMOS和CMOS三种类型，其中CMOS门电路是由增强型PMOS管和增强型NMOS管组成的互补对称MOS门电路。它的突出优点是静态功耗小、抗干扰能力强、工作稳定性好、开关速度较高。国产CMOS数字集成电路主要有4000系列和高速系列。

1．CMOS反相器

CMOS门电路有非门（反相器）、与非门、或非门等多种电路。其中，反相器是MOS集成电路的基本组成部分，许多复杂的MOS电路都是由反相器演变而来的。

（1）MOS管的开关特性

MOS管属于电压控制的开关器件，MOS系列门电路有PMOS、NMOS和CMOS，而CMOS电路由于功耗小、对电源电压适应性广，以及与TTL电路兼容等特点，处于主导地位。

（2）CMOS反相器

1）电路组成。CMOS反相器的基本电路结构如图1-35a所示。

其中VF_N为增强型NMOS管，用作驱动管；VF_P为增强型PMOS管，用作负载管。两管栅极连接在一起用作输入端，漏极相连用作输出端，VF_P源极接电源V_DD，VF_N源极接地。要求电源V_DD大于两管开启电压绝对值之和，即V_DD＞U_GSN+|U_GSP|，设VF_N和VF_P的开启电压U_GSN=|U_GSP|，且小于V_DD。

2）工作原理。当输入为低电平，即u_I=U_IL=0V时，NMOS管u_GSN=0V＜U_GSN，VF_N截止，相当于开关S_N断开；而PMOS管|u_GSP|=|0V-V_DD|=V_DD＞|U_GSP|，VF_P导通，可等效为一个小电阻R_ONP，等效电路如图1-35b所示。此时，输出电压u_O=U_OH≈V_DD。

当输入为高电平，即u_I=U_IH=V_DD时，u_GSN=V_DD＞U_GSN，VF_N导通，可等效为一个小电阻R_ONN，而|u_GSP|=|V_DD-V_DD|=0V＜|U_GSP|，VF_P截止，相当于开关S_P断开，等效电路如图1-35c所示。此时，输出电压u_O=U_OL≈0V。

显然，在图1-35所示电路中，当输入为低电平时，输出高电平；当输入为高电平时，输出低电平，进而实现了反相器的功能。

通过以上分析可以看出，在CMOS反相器中，无论电路处于何种状态，VF_N、VF_P总是一管导通而另一管截止，即两管中总有一个截止，使静态电流为零，所以它的静态功耗极低，有微功耗电路之称。

2．其他功能的CMOS门电路

（1）CMOS传输门（TG门）

CMOS传输门是数字电路中用来传输信号的一种基本单元电路。它与CMOS反相器结合起来，可以组成各种功能的逻辑电路。

1）电路结构。将两个参数对称一致的增强型NMOS管VF_N和PMOS管VF_P并联可构成CMOS传输门，其电路和逻辑符号如图1-36所示。

2）工作原理。当控制电压C=V_DD、时，CMOS传输门相当于接通的开关，u_O=u_I；当控制电压C=0V、时，传输门相当于断开的开关，输入电压不能传到输出端，输出呈高阻状态。

由于VF_N和VF_P在结构上对称，所以图中的输入端和输出端可以互换，故又将CMOS传输门称为双向开关。

可见，CMOS传输门实现了信号的可控传输。将CMOS传输门和一个CMOS反相器组合起来，由非门产生互补的控制信号，就可实现单刀单掷或单刀双掷开关的功能，如图1-37所示，称为CMOS模拟开关。

（2）CMOS漏极开路与非门（OD门）

CMOS漏极开路与非门电路及逻辑符号如图1-38所示。由图可知，该电路具有与非功能，即。注意：电路工作时，必须外接电源V_DD2和负载电阻R_D。

通常，电源电压V_DD1和V_DD2不同，因此它还可用于电平转换。当输入A、B都为高电平（U_IH=V_DD1）时，输出Y为低电平（U_OL≈0V）；当输入A、B中有低电平（U_IL=0V）时，输出Y为高电平（U_OH=V_DD2）。可见，该电路能将V_DD1～0V的输入电压转换为0V～V_DD2的输出电压，从而实现了电平转换。

3．CMOS数字集成电路系列及其特点

（1）CMOS数字集成电路系列

1）CMOS4000系列。这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十纳秒，且工作频率低，最高工作频率小于5MHz，驱动能力差，门电路的输出负载电流约为0.51mA/门，因此CMOS4000系列的使用受到一定的限制。

2）高速CMOS（HCMOS）电路系列。该系列电路主要从制造工艺上做了改进，大大提高了其工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HCMOS电路主要有54系列和74系列两大类，其电源电压范围为2～6V。它们的主要区别是工作温度的不同，见表1-21。

由表1-21可知，HCMOS电路54系列更适合在温度条件恶劣的环境中使用，而74系列则适合在常规条件下使用。

3）CMOS4000系列和HCMOS系列的比较。CMOS4000系列和HCMOS电路系列的重要参数见表1-22。

由表1-22可见，HCMOS电路比CMOS4000系列具有更高的工作频率和更强的输出驱动负载的能力，同时还保留了CMOS4000系列的低功耗、强抗干扰能力的优点，已达到CT54LS/CT74LS的水平，它完全克服了CMOS4000系列存在的问题。因此，它是一种很有发展前途的CMOS器件。

（2）CMOS数字集成电路的特点

CMOS集成电路诞生于20世纪60年代末，随着制造工艺的不断改进，它在应用的广度上已与TTL平分秋色，从总体上说，其技术参数已经达到或接近TTL的水平，其中功耗、噪声容限、扇出系数等参数优于TTL。与TTL数字集成电路相比，CMOS数字集成电路主要有以下特点：

1）功耗低。CMOS数字集成电路的静态功耗极小。如HCMOS在电源电压为5V时，静态功耗为10μW，而LSTTL为2mW。

2）电源电压范围宽。CMOS4000系列的电源电压为3～18V，HCMOS电路为2～6V，这给电路电源电压的选择带来了方便。如果采用4.5～5.5V电压，则可以与LSTTL共用同一电源。

3）噪声容限大。CMOS非门的高、低电平噪声容限均达到0.45V_DD，其他CMOS门电路的噪声容限一般也大于0.3V_DD，且电源电压越大，其抗干扰能力越强。因此，CMOS电路的噪声容限比TTL电路大得多。

4）逻辑摆幅大。CMOS数字集成电路输出的高电平U_OH≥0.9V_DD，接近于电源电压V_DD；而输出的低电平U_OL≤0.01V_DD，又接近于0V。因此，输出逻辑电平幅度的变化接近电源电压V_DD。电源电压越高，逻辑摆幅（即高低电平之差）越大。

5）输入阻抗高。在正常工作电源电压范围内，输入阻抗可达10¹⁰～10¹²Ω。

6）扇出系数大。因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。

4．CMOS集成逻辑门电路的使用规则

（1）电源电压

1）CMOS电路的电源电压极性不可接反，否则可能造成电路永久性失效。

2）CMOS4000系列的电源电压可在3～18V的范围内选择，但最大不能超过极限值18V。

3）HCMOS电路中HC系列的电源电压可在2～6V的范围内选择，HCT系列的电源电压在4.5～5.5V的范围内选用，但最大不允许超过极限值7V。

4）在进行CMOS电路实验或对CMOS数字系统进行调试、测量时，应先接入直流电源，后接信号源；使用结束时，应先关信号源，后关直流电源。

（2）输入电路的静电保护

CMOS电路的输入端设置了保护电路，这给使用者带来了很大方便。但是，这种保护还是有限的。由于CMOS电路的输入阻抗高，极易产生感应较高的静电电压，从而击穿MOS管栅极极薄的绝缘层，造成器件永久损坏。为此，应注意以下几点：

1）所有与CMOS电路直接接触的工具、仪表等必须可靠接地。

2）存储和运输CMOS器件，最好采用金属屏蔽层作为包装材料。

（3）闲置输入端的处理

1）输入端悬空极易产生感应较高的静电电压，因此闲置输入端不能悬空。

2）对于与门和与非门，闲置输入端应接正电源或高电平；对于或门和或非门，闲置输入端应接地或低电平。

3）闲置输入端不宜与使用输入端并联使用，因为这样会增大输入电容，从而使电路的工作速度下降。但在工作速度要求不高的情况下，允许输入端并联使用。

（4）输出端的连接

1）输出端不允许直接与电源V_DD或与地相连。因为电路的输出级通常为CMOS反相器结构，这会使输出级的NMOS管或PMOS管可能因电流过大而损坏。

2）为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。

3）当CMOS电路输出端接大容量的负载电容时，流过管子的电流很大，有可能使管子损坏。因此，需在输出端和电容之间串接一个限流电阻，以保证流过管子的电流不超过允许值。

5．TTL电路与CMOS电路的接口

在数字系统中，经常遇到不同类型集成电路混合使用的情况，最常见的就是TTL和CMOS两种集成电路混合使用、相互连接的情况。由于两者的电压和电流参数各不相同，故它们之间不能直接耦合，需要加入合适的接口电路。

所谓接口电路，是指位于不同类型的逻辑电路之间或逻辑电路与外部电路之间，使两者可有效连接、正常工作的中间电路。

采用接口电路时一般要考虑两个问题：一是要求电平匹配，即驱动门为负载门提供合适（标准）的高低电平；二是要求电流匹配，即驱动门为负载门提供足够大的驱动电流。

（1）TTL电路驱动CMOS电路

用TTL电路驱动CMOS电路时，主要考虑TTL电路输出的电平是否符合CMOS电路输入电平的要求：

1）在TTL电路的电源电压V_CC和CMOS电路的电源电压V_DD都为5V时，可在TTL电路的输出端和电源之间接一个上拉电阻R，如图1-39a所示。

2）TTL电路输出的低电平U_OL≤0.4V，而CMOS4000系列输入的低电平U_IL≤1.5V，CC74HC输入的低电平U_IL≤1V，显然0.4V明显小于1.5V和1V，因此它们之间可直接相连。

3）当TTL电路的电源电压V_CC和CMOS电路的电源电压V_DD不同时，仍需接上拉电阻，只是需要用OC门实现，如图1-39b所示。

TTL和CMOS电路之间的接口也可采用CMOS电平转换器来实现，如图1-39c所示。

考虑了电平的匹配问题后，再看电流匹配，由于CMOS电路输入电流几乎为零，故不存在问题。

（2）CMOS电路驱动TTL电路

首先看电平是否匹配。CMOS电路作为驱动门，它的U_OH≈5V、U_OL≈0V；TTL电路作为负载门，它的U_IH≥1.8V，U_IL≤0.8V。显然，电平匹配是符合要求的。

再看电流是否匹配。CMOS电路允许的最大灌电流为0.4mA，而TTL电路的输入短路电流I_IS≈1.4mA，显然驱动电流不足。解决这个问题的办法通常有两种：

1）将同一芯片上的多个CMOS电路并联使用。图1-40a所示为用同一芯片上的多个CMOS与非门并联使用推动TTL电路的情况。此外，同一芯片上的多个CMOS或非门、多个非门同样也可并联使用。

2）在CMOS电路的输出端和TTL电路的输入端之间接入CMOS驱动器（缓冲器），如图1-40b所示。

6．TTL和CMOS电路带负载时的接口电路

实际中经常会遇到用TTL或CMOS电路驱动负载的情况。图1-41a所示为用TTL电路驱动发光二极管的实用电路。用TTL电路驱动5V低压继电器的电路如图1-41b所示。若用CMOS门或TTL电路驱动大电流负载，则需采用图1-41c所示的电路，VT₂为大功率晶体管，用以提供较大的负载电流；如果负载电流不大，则VT₁和VT₂可用小功率晶体管代替。

技能训练 门电路逻辑功能测试

1．训练目的

1）熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。

2）掌握数字电路实验箱及示波器的使用方法。

3）学会检测基本门电路的方法。

2．训练器材

1）仪器设备：双踪示波器、数字万用表、开发板。

2）器件：

74LS00　二输入端四与非门　2片

74LS20　四输入端双与非门　1片

74LS86　二输入端四异或门　1片

所用芯片引脚图如图1-42所示。

3．训练内容及步骤

先检查电源是否正常，然后选择实验用的集成块芯片并插入开发板中对应的IC座，按自己设计的实验接线图接好连线。注意集成块芯片不能插反。线接好后经实验指导教师检查无误方可通电实验。实验中改动接线时必须先断开电源，接好线后再通电实验。

（1）与非门电路逻辑功能的测试

1）选用四输入端双与非门74LS20一片，按图1-43所示接线，输入端1、2、4、5分别接到S₁～S₄的逻辑开关输出插口（相应输出为S₁～S₄），输出端接电平显示发光二极管VL₁～VL₄中任意一个。

2）逻辑开关状态见表1-23，分别测出相应输出电压及逻辑状态。

（2）异或门逻辑功能的测试

1）选二输入端四异或门74LS86，按图1-44接线，输入端1、2、4、5接S₁～S₄逻辑开关（相应输出为S₁～S₄），输出A、B、Y接电平显示发光二极管。

2）逻辑开关状态见表1-24，将结果填入表中。

（3）逻辑电路的逻辑关系测试

1）选用二输入端四与非门74LS00按图1-45和图1-46连接电路，将测试所得输入/输出逻辑关系分别填入表1-25和表1-26中。

2）写出图1-45和图1-46两个电路的逻辑表达式，并画出等效逻辑图。

（4）利用与非门控制输出（选做）

用一片74LS00按图1-47所示接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。

（5）用与非门组成其他逻辑门电路，并验证其逻辑功能

1）组成与门电路。由与门的逻辑表达式Z=A·B=得知，可以用两个与非门组成与门，其中一个与非门用作反相器。

① 将与门及其逻辑功能验证实验原理图画在表1-27中，按原理图连线，检查无误后接通电源。

② 当输入A、B为表1-27的情况时，分别测出输出端Y的电压或用LED监视其逻辑状态，并将结果记录在表中，测试完毕后断开电源。

2）组成或门电路。根据德·摩根定理，或门的逻辑函数表达式Z=A+B可以写成Z=，因此，可以用3个与非门组成或门。

① 将或门及其逻辑功能验证实验原理图画在表1-28中，按原理图连线，检查无误后接通电源。

② 当输入A、B为表1-28的情况时，分别测出输出Y的电压或用LED监视其逻辑状态，并将结果记录在表中，测试完毕后断开电源。

3）组成或非门电路。或非门的逻辑函数表达式，根据德·摩根定理，可以写成，因此，可以用4个与非门构成或非门。

① 将或非门及其逻辑功能验证实验原理图画在表1-29中，按原理图连线，检查无误后接通电源。

② 当输入A、B为表1-29的情况时，分别测出输出Y的电压或用LED监视其逻辑状态，并将结果记录在表中，测试完毕后断开电源。

4）组成异或门电路（选做）。异或门的逻辑表达式，由表达式得知，可以用5个与非门组成异或门。但根据没有输入反变量的逻辑函数的化简方法，有，同理有，因此，可由4个与非门组成。

① 将异或门及其逻辑功能验证实验原理图画在表1-30中，按原理图连线，检查无误后接通电源。

② 当输入A、B为表1-30的情况时，分别测出输出Y的电压或用LED监视其逻辑状态，并将结果记录在表中，测试完毕后断开电源。

4．思考与讨论

1）怎样判断门电路逻辑功能是否正常？

2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？

3）异或门又称可控反相门，为什么？