7.5 有限自动状态机的Verilog HDL描述