7.3 时序逻辑电路的Verilog HDL描述