6.12 Verilog HDL层次化结构