6.7 Verilog HDL中的分配