6.3 Verilog HDL的描述方式