ASIC设计理论与实践：RTL 验证、综合与版图设计

本书主要介绍了数字集成电路的设计理论与实践方法，通过一个完整的CPU电路RTL级验证、综合及版图设计，让读者系统、全面地了解ASIC设计流程。本书主要内容包括：ASIC设计方法概述、设计流程及各阶段用到的设计仿真工具；VerilogHDL基础语法及测试程序建模方法概述；ASIC设计实验环境搭建；CPU基本原理、相关指令系统及对应的功能实现；RTL级设计及仿真、电路综合以及版图设计等各层次概念及物理意义等。本书内容翔实，图文并茂，由浅入深地介绍了数字集成电路的设计方法与流程，以ASIC理论、CPU基本理论为支撑，结合VerilogHDL语法基础，用“实验+验证”的实例方式讲解ASIC设计各阶段流程，使读者能快速上手，并且为以后的ASIC设计打下坚实的基础。本书设计实例基于Synopsys公司的相关EDA工具。本书可作为高等院校电子科学与技术、电子信息科学与技术、计算机科学与技术、通信工程等专业的本科生或研究生教材，也可作为相关专业教师或设计工程师的学习参考资料。