7.4.1 差分编/解码的Verilog HDL设计