5.7.2 位同步模块的Verilog HDL实现