1.2.2 可测性设计的方法

1.边界扫描测试方法

为了解决集成电路昂贵的端口代价和紧凑封装带来的观测难题，提出了扫描路径技术。该技术是指通过将电路中任意节点的状态移进或移出进行测试定位的手段，其特点是测试数据的串行化。通过将系统内的寄存器等时序元件重新设计，使其具有可扫描性。测试数据从芯片端口经移位寄存器等组成的数据通路串行移动，并在数据输出端口对数据进行分析，以此提高电路内部节点的可控制性和可观察性，达到测试芯片内部节点的目的。

边界扫描法实际是扫描路径法在整个板级或系统级的扩展，它提供一个标准的测试接口简化了印制电路板的焊接质量测试。它是在集成电路的输入、输出端口处放置边界扫描单元，并把这些扫描单元依次连成扫描链，然后运用扫描测试原理观察并控制芯片边界的信号。

2.内置自测试（BIST）方法

BIST方法是指，在设计中集成测试发生电路，在一定的条件下自动启动并且产生测试数据，在内部检测电路故障。

BIST技术对电路进行测试的过程可分为两个步骤：首先，将测试信号发生器产生的测试序列加载到被测电路；然后，由输出响应分析器检查被测电路的输出序列，以确定电路是否存在故障及故障的位置。BIST主要完成测试序列生成和输出响应分析两个任务。通过分析被测电路的响应输出，判断被测电路是否存在故障。因此，对数字电路采用BIST技术，需要增加三个硬件部分：测试序列生成器、响应分析器和测试控制器。

在测试序列生成器中，有确定性测试生成、伪穷举测试生成和伪随机测试生成等几种方法。实现输出响应分析的方法有只读存储器（ROM）比较逻辑法、多输入特征寄存器法和跳变计数器法等。

由于BIST技术将测试激励源的生成电路嵌入被测芯核，所以能够提供全速测试，并且具有测试引脚不受引脚数限制等优点。BIST被广泛应用在嵌入式存储器方面。

3.静态电流（IDDQ）测试方法

无故障互补金属氧化物半导体（CMOS）电路在静态条件下漏电流非常小，而故障时漏电流变得非常大，可以设定一个阈值作为电路有无故障的判据，IDDQ测试就是基于该原理进行的。当IDDQ测试被纳入芯片系统的测试时，立即得到集成电路制造商和学者们的青睐。其优点在于低廉有效，可以作为功能测试和基于固定故障测试方法的补充，相对基于电压测试的方法代价非常小。另一方面，IDDQ测试的可观察性强，因为它不需要故障的传输，可以通过电源电流直接观察。

IDDQ测试的缺点是随着特征尺寸的减小，每个晶体管亚阈值漏电流会增加，电路设计中门数增加，电路总的泄漏电流也在增加，这样分辨间距会大大缩小，当出现重叠时很难进行有效的故障检测和隔离。尽管如此，由于IDDQ测试实现的简易性优势非常突出，所以仍然是目前可测性和系统测试技术研究的热点。