第1章 绪论

随着科学技术的进步、社会需求和生产的发展，集成电路制造工艺水平日新月异，其复杂程度不断增加、时钟频率越来越高、特征尺寸日益缩小，并且数模混合电路逐渐增多，从而使电路的可测性下降，即可控性和可观测性系数日益降低。尤其是进入7nm时代及超高集成度的发展阶段之后，超大规模集成电路（VLSI）晶体管的特征尺寸约以每年10.5%的速度缩小，使其密度约以每年22.1%的速度增长。这导致晶体管数与芯片引脚数的比值快速提高，访问内部晶体管的能力迅速降低，从而使VLSI的测试成本和难度显著提高。据研究称，VLSI的测试费用占制造成本的35%～55%。

在市场竞争日益激烈的情况下，产品的市场寿命相较于开发周期变得越来越短，测试对产品的开发周期及上市时间的影响力不断增大。传统的测试方法已经很难满足需要，为了全面、有效地验证复杂集成电路设计与制造的正确性，可测试性设计（DFT）方法应运而生。

随着集成电路复杂程度的日益提高，在电路的故障诊断理论和方法方面的研究需求日渐紧迫。目前，复杂电路的故障诊断能力的进步，远远落后于电路的设计的发展。影响电路状态的内、外因素众多，虽然随着可靠性的提高故障率越来越低，但电路故障还是偶有发生，轻则导致电路原有功能的丧失，重则危及人员生命安全和造成社会财产的灾难性损失。因此，为了保证设备中电子功能模件正常可靠运行，预测和消除电路故障是亟待研究的重要问题。

电子功能模件在现代仪器、设备及系统中占有重要的地位，并对整体的可靠性、安全性及有效性产生重要的影响。要想提高其可靠性和安全性，需要做好两方面的工作：一是采用可测性设计的方法，保证各项技术指标的实现；二是采用状态监测及故障诊断技术，确保安装、运行、维护及故障诊断的及时、准确，预防和消除故障，延长电子功能模件的使用寿命。

总之，可测性设计的应用能使复杂设备及系统具备高测量精度、高测试覆盖率等优点，还可以解决传统方法测试成本高、资源浪费及使用和维护不便等问题；故障诊断技术的合理应用，有利于科学合理地安排和减少维护时间，提高产品的可用率，降低产品的后期维护费用，尤其能够减少及至避免灾难性事故的发生，因此开展可测性设计与故障诊断技术研究具有重要意义。

本书主要对电路的可测性设计与智能故障诊断的理论和方法的研究成果进行了梳理，希望推动可测性设计与故障诊断理论的发展，促进相应技术方法在实践中得到越来越普遍的应用，从而提高集成电路及电子产品的综合水平。