![Cadence Concept-HDL & Allegro原理图与电路板设计(第2版)](https://wfqqreader-1252317822.image.myqcloud.com/cover/602/39479602/b_39479602.jpg)
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
7.1 复制原有项目
1.工程复制功能
(1)在项目管理器窗口选择File→Copy Project。进行如图7-1-1所示的设置,单击Next按钮。
(2)弹出提示对话框,单击OK按钮继续。进行如图7-1-2所示的设置,单击Next按钮。
![img](https://epubservercos.yuewen.com/6F8173/20637464001304506/epubprivate/OEBPS/Images/txt007_1.jpg?sign=1734552525-OOo6Lufu6VFb8VkaPTwxLiEkoFty0bs4-0-887963102482297f41c1e06105b575a3)
图7-1-1 设置程序信息
![img](https://epubservercos.yuewen.com/6F8173/20637464001304506/epubprivate/OEBPS/Images/txt007_2.jpg?sign=1734552525-iJDc62KKD2zbwip1G3R1ubIjXKpbeAMA-0-b11ab57a8c251b0d79834cfe7312ccfa)
图7-1-2 设置设计信息
(3)信息提示如图7-1-3所示,单击Finish按钮。
(4)单击Tools→Setup和File→Save Hierarchy指令复制工程,单击OK按钮继续下一步操作。
(5)单击Done按钮关闭复制窗口。
(6)在项目管理器中选择File→Close。
2.打开工程副本
(1)单击Open Project,打开工程副本,即User1/ftb/pcbxxx_rev1/pcbxxx_rev1.cpm文件。
(2)在项目管理器中单击Setup按钮。
(3)在Project Setup窗口的Global选项卡,查看新工程的名字,定位和设计的重新命名被反映在工程副本里,如图7-1-4所示。
![img](https://epubservercos.yuewen.com/6F8173/20637464001304506/epubprivate/OEBPS/Images/txt007_3.jpg?sign=1734552525-i4Z7xIdBFjTtyfGIoWwBCpH6rdg3ab4j-0-757e0e407de13eb98ae947eaa81867e0)
图7-1-3 信息提示
![img](https://epubservercos.yuewen.com/6F8173/20637464001304506/epubprivate/OEBPS/Images/txt007_4.jpg?sign=1734552525-912WS4w6ZvNF2gZgZekRp3jqbrFcMn54-0-5a413f9de1be2e59dd04b136de905edf)
图7-1-4 Global选项卡
3.重新导入元件库
(1)单击Edit按钮更改cds.lib文件的定义。
(2)更改classlib库的定义,如图7-1-5所示。保存并退出文件。
![img](https://epubservercos.yuewen.com/6F8173/20637464001304506/epubprivate/OEBPS/Images/txt007_5.jpg?sign=1734552525-fgv8E8rpBBLmOJMx8Ilw094JhY48vj1O-0-a50a1aae810b209ef40eb2e2354c6ae2)
图7-1-5 更改classlib库的定义
(3)单击Yes按钮继续操作,单击OK按钮退出Project Setup窗口。
(4)单击Design Entry。在原理图编辑器窗口,设计的名字显示为ROOT_REV1.SCH.1.1。
(5)选择File→Save Hierarchy,保存工程。
(6)选择Text→Update Sheet Variables,放大右下角,设计的名字显示在标题栏(root_rev1)。