8.3 状态机的Verilog HDL实现