5.3 Verilog HDL语言的描述形式