2.3 SiP及其相关技术

2.3.1 SiP技术的出现

SiP技术的出现是技术推动与市场牵引共同作用的结果。

封装产业与集成电路设计、集成电路制造并称为微电子行业三大产业。论及封装技术的发展，离不开微电子技术的发展，也就不能不提到摩尔定律。

摩尔定律是由Intel创始人之一的戈登·摩尔（Gordon Moore）提出来的。其内容为：集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍，但价格保持不变。或者说，每一美元所能买到的计算机性能，将每隔18个月翻一倍以上。图2-5所示为摩尔定律示意图。

在摩尔定律问世后的40年里，它都被证明是有效的，半导体芯片制造工艺水平以一种令人目眩的速度提高。然而，不需要复杂的逻辑推理就可以知道：芯片上元件的几何尺寸总不可能无限制地缩小下去。2009年11月，Intel宣布，基于全新一代32nm逻辑技术的Intel微处理器已全面投入批量生产，下一代将采用22nm工艺。一旦芯片上线条的宽度达到nm（10-9m）数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件将不能正常工作，摩尔定律也许就要走到它的尽头。

半导体技术依然会向前快速发展，只是不会像过去那样只看重圆片制造工艺技术节点的推进，而将按照“后摩尔定律”采取多种技术创新。SiP系统级封装技术就是其中一个重要的方向，也会成为微电子行业重要的解决方案。

2.3.2 SoC与SiP

从市场上来看，对于新兴的电子产品，无论是属于通信类、消费类、医疗领域或者是汽车电子、航空航天领域，其共性特点都是：高集成度、高可靠性和较短的产品开发时间。目前业界对于电子系统的高集成化有两种解决方案：一种是SoC（System on Chip）系统芯片，另一种是SiP（System in Package）系统级封装。

SoC是在一块芯片上整体实现CPU、DSP、数字电路、模拟电路、存储器等多种电路，综合实现图像处理、语音处理、通信机能和数据处理等各种功能。SoC的最大优点是体积最小、性能更好，大批量生产时的成本最低。但是，技术上把数字、模拟、RF、微波等功能集成在同一芯片上存在工艺兼容问题。并且，由于系统复杂，SoC产品研发周期较长，设计错误、产品延迟和芯片制造反复等因素会导致成本增加的风险很高。

SiP是将具有不同功能的芯片在三维空间内进行多种形式的组合安装，混合搭载于同一封装体之内，从而构成完整系统的封装技术。图2-6所示为SiP结构示意图。SiP不仅能有效地缩小系统体积，提升产品性能，并且能提高研发速度，使产品可以快速推向市场，因此成为各电子厂商急于发展的趋势与方向。

相比SoC, SiP可将不同技术、工艺和材料制作的裸芯片封装到一起，形成一个系统并保持很好的相容性。也可将置于基板上的被动无源元件，内埋于多层结构的基板中，以节省表面使用空间，达到缩小体积的目标。

SiP具有比SoC更短的研发周期和更低的研发成本，能满足电子产品日新月异的更新换代的要求。现在电子产品的生命周期越来越短，而其中的芯片生命周期更是从过去的1年缩短至6～9个月。利用SiP技术，各个功能模块均已经过认证，因此只需把所需的功能模块整合起来，就可组成一个多功能的芯片组。这样不仅可减少各个芯片间的干扰，更可大幅省去需要再次认证所需往复的宝贵时间。并且，可以依据客户对产品的不同功能需求，在较短的时间内将多颗芯片封装在一起。

和SoC相比较，SiP的研发周期可缩短到SoC研发周期的1/6到1/10, SiP的研发成本可削减到SoC研发成本的1/5到1/10，如图2-7所示。

2.3.3 SiP相关的技术

SiP的发展前景得到了广泛的认可，市场要求的多样化决定了SiP技术的复杂多样性，并且这些纷繁的市场驱动仍然会促使SiP技术继续向多种多样性发展。目前，大家熟知的SiP技术有芯片堆叠、埋置元器件、基板腔体、IPD、TSV、PoP等技术。

1．芯片堆叠技术

常见的芯片堆叠（Stacked Dies）是把两个或两个以上的芯片在垂直方向上堆叠，并利用传统的引线键合方式进行互连，然后再进行封装。

堆叠方式通常有3种。第一种是金字塔型，即用大小不同的芯片，上层芯片的面积要小于下层，这样下层芯片表面就有足够的面积和空间用来进行引线键合。第二种是悬臂梁式的堆叠封装，一般用于大小差别不大的芯片，通过在上下层芯片之间加入一层垫片以便于下层芯片的引线键合，垫片通常是一块面积比上下层芯片小的普通硅片或其他的材质。第三种堆叠方式是芯片并排堆叠，即在一块比较大的芯片上并排堆叠出多片比较小的芯片。

不同的堆叠方式可以组合使用，增加了其灵活性。图2-8所示为多种类型的芯片堆叠方式，从左至右分别是金字塔型堆叠、悬臂梁式堆叠和芯片并排堆叠。

芯片堆叠这种封装形式在存储卡上得到广泛应用。对于存储卡类产品而言，增加容量的关键在于提高存储卡内闪存模块的容量。虽然借助于先进的制造工艺，可以增大单个闪存芯片的存储密度，使得芯片在更小的空间内存储更多的数据信息，但是工艺的转换耗费成本往往非常巨大。借助于芯片堆叠封装技术，可以在一张存储卡上堆叠放置多个闪存芯片，直接有效地增加存储容量。

2．埋置元器件技术

埋置元器件是指将元器件集成在基板上或者埋置到基板内部。对于IC芯片，一般要紧贴基板，或是在基板上先开腔体，将IC芯片嵌入，用环氧树脂固定后与基板平面平齐，然后实施多层布线，最上层再安装其余元器件。电阻和电容等无源元件一般可随多层布线用厚、薄膜法集成到基板表层或者埋置于多层基板中。

对于低温共烧陶瓷基板LTCC（Low Temperature Co-fired Ceramic）或者氧化铝陶瓷基板可以采用丝网印刷工艺直接在基板上印上图形，经烧结后形成各种元器件，如电阻、电容、电感等。

对于PCB等高分子基板，一般有两种埋置方法。第一种是直接埋入分立元器件，如0402、0201的电阻、电容和电感等。这种埋置方法受到分立元器件的尺寸影响，其优势则是分立器件精度较高，同时可以提供较高数值的电阻、电容和电感。第二种方法则是通过浆料印刷，或者通过压入电介质薄膜材料等方法来制作埋入式电阻电容，称为平面式埋置技术。这种埋置方法在厚度上对基板几乎没有影响，但是也有一定的局限性。例如，对于电容来说，受到电介质材料本身的限制，可以提供的电容值较小；对于电阻，也会受尺寸的影响而不能有太大的功耗。图2-9所示为两种器件埋置技术示意图。

3.IPD技术

IPD（Integrated Passive Device）技术，也是三维集成SiP封装发展的一个重要的关注点。虽然芯片是整个电子系统的处理核心，但实际上占据系统大部分面积的是各种无源元件。为了提升无源元件的集成度、进一步缩小体积，一方面，埋置器件技术大力发展；另一方面，无源元件制造商从半导体业获得了灵感，它们正在改变其传统的分立器件供应商形象，转向生产高集成度模块，也就是在硅片或者陶瓷基板上集成无源元件IPD，以满足便携式计算机和移动通信设备对于减小体积、提高性能、降低成本的要求。图2-10所示为IPD集成无源元件技术。

4.TSV硅通孔技术

TSV（Through -Silicon-Via）硅通孔技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术，如图2-11所示。

与以往引线键合的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，并且大大提高了芯片速度和低功耗的性能。TSV被称为继引线键合WB（Wire Bonding）、载带焊TAB（Tape Automated Bond）和倒装芯片FC（FlipChip）之后的第四代封装技术。TSV与常规封装技术有一个明显的不同点，TSV的制作可以集成到制造工艺的不同阶段。在晶圆制造时完成硅通孔通常被称为Via-first（前工艺）；而将TSV放在封装生产阶段，通常被称为Via-last（后工艺）。目前，部分厂商已开始在高端的Flash和DRAM领域采用Via-last技术，即在芯片的周边进行通孔，然后再进行芯片或晶圆的层叠，该工艺方案的明显优势是可以不改变现有集成电路的流程和设计。

5.PoP技术

PoP（Package on Package）封装技术随着智能手机、数码相机及以iPad为代表的平板电脑等便携式电子产品的快速发展，得到了广泛的应用。例如，智能手机存储器一般是将芯片金字塔式地层叠起来，每层之间用引线连接，再整体与基板相连。

随着存储器容量增大，商业化分工进一步细化，DRAM和eMMC（Embedded Multi Media Card）等存储类半导体制造厂商，如Micron、SAMSUNG、Sandisk及TOSHIBA等，已经直接提供专门用于PoP封装的标准器件。手机制造商可以直接把存储部分叠加在封装好的处理器上，形成一个完整的PoP封装。现在世界知名的封装大厂ASE、Amkor及STATSChipPac都已经提供PoP产品。目前热卖的苹果iPhone4使用的A4处理器及高通的AP处理器都是采用PoP封装形式。图2-12所示为PoP技术示例图。