1.3 DSP芯片的特点
除了具备普通微处理器所强调的高速运算和控制能力外，DSP芯片针对实时数字信号处理的要求，在内部结构、指令系统、指令执行流程上做了很大的改进，其特点如下。
1. 采用哈佛结构
DSP芯片普遍采用数据总线和程序总线分离的哈佛结构或改进的哈佛结构，比传统微处理器的冯·诺依曼结构有更快的指令执行速度。
冯·诺依曼（Von Neuman）结构采用单存储空间，即程序指令和数据公用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。当进行高速运算时，不但不能同时进行取指令和取操作数，而且还会造成数据传输通道的瓶颈现象，工作速度较慢，其结构如图1-2所示。
图1-2 冯·诺依曼结构
哈佛（Harvard）结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合实时的数字信号处理，其结构如图1-3所示。
图1-3 哈佛结构
2. 采用流水线技术
每条指令可通过片内多功能单元完成取指、译码、取操作数和执行等多个步骤，实现多条指令的并行执行，从而在不提高系统时钟频率的条件下减少每条指令的执行时间，如图1-4所示。
图1-4 四级流水线操作
3. 配有专用的硬件乘法-累加器
为了适应数字信号处理的需要，目前的DSP芯片都配有专用的硬件乘法-累加器，可在一个周期内完成一次乘法和一次累加操作，实现复杂的数据运算，如矩阵变换、FFT变换、FIR和IIR滤波等。
4. 具有特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统中，设计了一些完成特殊功能的指令。例如，TMS320C54x中的FIRS和LMS指令，专门用于完成系数对称的FIR滤波器和LMS算法。
5. 快速的指令周期
由于采用哈佛结构、流水线操作、专用的硬件乘法器、特殊的指令及集成电路的优化设计，使指令周期可在20ns以下。例如，TMS320C67xx的运算速度为100MIPS，即100百万条指令每秒。
6. 硬件配置强
新一代的DSP芯片具有较强的接口功能，除了具有串行口、定时器、主机接口（HPI）、DMA控制器、软件可编程等待状态发生器等片内外设外，还配有中断处理器、PLL、片内存储器、仿真器接口等单元电路，可以方便地构成一个嵌入式数据处理系统。
7. 支持多处理器结构
为了满足多处理器系统的设计，许多DSP芯片都支持多处理器的结构。
8. 省电管理和低功耗
DSP功耗一般为0.5～4W，若采用低功耗技术可使功耗降到0.25W，可用电池供电，适用于便携式数字终端设备。