5.2 Verilog HDL的模块结构