1.5 EDA技术的发展趋势

1．高性能的EDA工具将得到进一步发展

随着市场需求的增长，集成工艺水平及计算机自动设计技术的不断提高，促使单片系统或系统集成芯片成为IC设计的主流，这一发展趋势表现在以下几个方面：

（1）超大规模集成电路技术水平的不断提高，超深亚微米（VDSM）工艺如90nm,45nm甚至32nm己经走向成熟，在一个芯片上完成系统级的集成己成为现实。

（2）由于工艺线宽的不断减小，在半导体材料上的许多寄生效应己经不能简单地被忽略，这就对EDA工具提出了更高的要求。同时，也使得IC生产线的投资更为巨大，可编程逻辑器件开始进入传统的ASIC市场。

（3）市场对电子产品提出了更高的要求，如必须降低电子系统的成本，减小系统的体积等，从而对系统的集成度不断提出更高的要求。同时，设计效率也成为一个产品能否成功的关键因素，促使EDA工具和IP核应用更为广泛。

（4）高性能的EDA工具将得到长足的发展，其自动化和智能化程度将不断提高，从而为嵌入式系统设计提供了功能强大的开发环境。此外，计算机硬件平台性能的大幅度提高，也为复杂的SoC设计提供了物质基础。

由于现在的硬件描述语言只提供行为级或功能级的描述，尚无法完成系统级的抽象描述。因此人们正尝试开发一种新的系统级设计语言来完成这一工作，现在己经开发出更趋于电路行为级设计的硬件描述语言，如SystemC, System Verilog等。SystemC由Synopsys公司和CoWare公司合作开发，目前己有众多EDA公司、IP公司、半导体公司和嵌入式软件公司成立“开放式SystemC联盟”，支持SystemC的开发。还出现了很多系统级混合仿真工具，可以在同一个开发平台上完成高级语言（如C/C++等）与标准硬件描述语言（Verilog HDL、VHDL）或其他更低层次描述模块的混合仿真。

2.EDA技术将促使ASIC和FPGA逐步走向融合

此外，随着系统开发对EDA技术的目标器件各种性能指标要求的提高，ASIC和FPGA将更大程度地相互融合。这是因为虽然标准逻辑ASIC芯片尺寸小、功能强、耗电省，但设计复杂，并且有批量生产要求；可编程逻辑器件的开发费用低廉，能现场编程，但体积大、功耗大。因此FPGA和ASIC正在走到一起，两者之间正在诞生一种“杂交”产品，互相融合，取长补短，以满足成本和上市速度的要求。例如将可编程逻辑器件嵌入到标准单元。

尽管将标准单元核与可编程器件集成在一起并不意味着使ASIC更加便宜，或者使FPGA更加省电，但设计者可将两者的优点结合在一起，通过去掉FPGA的一些功能，以减少开发成本并增加灵活性。现正在进行将ASIC嵌入可编程逻辑单元的工作，许多PLD公司己经开始为ASIC提供FPGA内核。PLD厂商与ASIC制造商结盟，为SoC设计提供嵌入式FPGA模块，使未来的ASIC供应商有机会更快地进入市场。

在新一代的ASIC器件中留有FPGA的空间。如果希望改变设计，或者由于开始的工作中没有条件完成做足够的验证试验，稍后也可以根据要求对它编程，从而就具备了一定的再修改自由度。ASIC设计人员采用这种小的可编程逻辑内核用于修改设计问题，很好地降低了设计风险。现在传统ASIC设计和FPGA之间的界限正变得模糊，系统级芯片不仅集成RAM和微处理器，也集成FPGA。

3.EDA技术的应用领域将越来越广泛

从目前的EDA技术来看，其特点是使用普及、应用广泛、工具多样、软件功能强大。在ASIC和PLD器件方面，向超高速、高密度、低功耗、低电压方向发展。EDA技术发展迅速，可以用日新月异来描述。EDA技术的应用广泛，现己涉及各行各业。EDA水平不断提高，设计工具不断趋于完善。