11.4 Verilog HDL语言的行为描述