更新时间:2024-04-12 19:11:35
封面
版权信息
前言
符号表
第1章 逻辑代数基础
1.1 数字电路概述
1.2 数制
1.3 码制
1.4 逻辑关系
1.5 逻辑代数
习题
第2章 逻辑门电路
2.1 概述
2.2 分立元件门电路
2.3 TTL集成门电路
2.4 CMOS逻辑门电路
2.5 TTL与CMOS逻辑门电路接口
2.6 逻辑描述的一些问题
第3章 组合逻辑电路
3.1 组合逻辑电路的分析
3.2 组合逻辑电路的设计
3.3 集成组合逻辑器件及应用
3.4 组合逻辑电路中的竞争-冒险现象
第4章 锁存器与触发器
4.1 概述
4.2 SR锁存器与SR触发器
4.3 JK触发器
4.4 D锁存器与D触发器
4.5 触发器的逻辑功能
第5章 时序逻辑电路
5.1 时序逻辑电路概述
5.2 同步时序逻辑电路的分析
5.3 同步时序逻辑电路的设计
5.4 异步时序逻辑电路的分析
5.5 若干常用的时序逻辑电路
第6章 脉冲波形的产生与整形
6.1 施密特触发器
6.2 单稳态触发器
6.3 多谐振荡器
6.4 555定时器及其应用
第7章 数/模转换和模/数转换
7.1 概述
7.2 D/A转换器
7.3 A/D转换器
第8章 半导体存储器
8.1 概述
8.2 只读存储器
8.3 随机存储器
8.4 存储器容量的扩展
第9章 可编程逻辑器件及Verilog HDL
9.1 概述
9.2 FPGA
9.3 Verilog HDL基础
9.4 用Verilog HDL描述逻辑电路
9.5 Quartus Ⅱ应用基础
第10章 数字电路的软件仿真
10.1 立创EDA电路仿真功能简介
10.2 逻辑门电路的仿真
10.3 组合逻辑电路的仿真
10.4 译码器电路的仿真
10.5 触发器电路的仿真
10.6 时序逻辑电路的仿真
习题参考答案
附录
附录A 常用组合逻辑符号对照表
附录B 常用时序逻辑符号对照表
参考文献